据报道，三星代工厂已开始发送工具，表明已开始使用该工艺制造 5 纳米芯片5nm低功耗早期(5LPE)。该工艺首先应该能够降低芯片的能耗。新的制造工艺允许设计人员重复使用为 7nm 雕刻开发的技术。该生产线目前正在建设中，预计将于2019年底完工，并于2020年开始量产。
三星代工厂正在建设一条生产线，以构建未来采用 5 纳米工艺的 SoC，并已认证了 Cadence 和 Synopsys 的首批工具，可用于使用 5LPE（早期 5 纳米低功耗）工艺设计芯片。雕刻过程使用称为极紫外 (EUV) 的紫外光刻。该认证意味着这些工具符合创始人的规格，并且芯片设计人员现在可以在 5LPE 技术允许的较小表面积内实现最佳能量和计算性能。这项技术的有趣之处不止一个：它向更高效的雕刻工艺迈出了新的一步，中期目标达到 3 nm。
三星代工厂正在借此机会完善其 FinFET 晶体管的设计，三星几代人都依赖这项技术来缩小晶体管的尺寸而不牺牲性能。三星的选择让知识产权得到重用专为 7LPP 工艺开发– 这应该简化并降低设计成本。然而，制造这些芯片需要建设新的生产线。据Anandtech称，必要的蚀刻工艺比用于制造7LPP芯片的EUV工艺更为复杂。据报道，三星代工厂正在韩国华城建设一个新的生产工厂，该项目的成本约为 45 亿欧元。
另请阅读：三星将向中兴通讯和其他竞争对手出售其 Exynos SoC
这条新生产线的建设预计将于 2019 年底完成，并于 2020 年初开始量产。因此，三星制造的第一批采用 5nm SoC 的智能手机可能会在下半年或下半年上市。即使到 2020 年底也是如此。与使用该工艺雕刻的芯片相比，使用该工艺设计的芯片必须提供提高 25% 的逻辑效率。 7LPP 并且应该依赖 ARM Cortex-A53 和 ARM Cortex-A57 内核。与 7LPP 制造工艺相比，这种新的雕刻技巧还可以让芯片设计人员将其设计的能耗提高 20% 或提高约 10% 的性能。
来源 ：安南德科技
