據報道，三星代工廠已開始發送工具，表明已開始使用該製程製造 5 奈米晶片5nm低功耗早期(5LPE)。該製程首先應該能夠降低晶片的能耗。新的製造流程允許設計人員重複使用為 7nm 雕刻開發的技術。該生產線目前正在興建中，預計2019年底完工，並於2020年開始量產。
三星代工廠正在建造一條生產線，以建造未來採用 5nm 製程的 SoC，並已認證了 Cadence 和 Synopsys 的首批工具，可用於使用 5LPE（早期 5nm 低功耗）製程設計晶片。雕刻過程使用稱為極紫外線 (EUV) 的紫外光刻。該認證意味著這些工具符合創始人的規格，並且晶片設計人員現在可以在 5LPE 技術允許的較小表面積內實現最佳能量和計算性能。這項技術的有趣之處不只一個：它朝更有效率的雕刻工藝邁出了新的一步，中期目標達 3 nm。
三星代工廠正在藉此機會完善其 FinFET 電晶體的設計，三星幾代人都依賴這項技術來縮小晶體管的尺寸而不犧牲性能。三星的選擇讓知識產權得到重複使用專為 7LPP 製程開發– 這應該簡化並降低設計成本。然而，製造這些晶片需要建造新的生產線。據Anandtech稱，必要的蝕刻製程比用於製造7LPP晶片的EUV製程更為複雜。據報道，三星代工廠正在韓國華城建設一個新的生產工廠，該項目的成本約為 45 億歐元。
另請閱讀：三星將向中興通訊和其他競爭對手出售其 Exynos SoC
這條新生產線的建設預計將於 2019 年底完成，並於 2020 年初開始量產。 。 7LPP 並且應該依賴 ARM Cortex-A53 和 ARM Cortex-A57 核心。與 7LPP 製造流程相比，這種新的雕刻技巧還可以讓晶片設計人員將其設計的能耗提高 20% 或提高約 10% 的性能。
來源 ：安南德科技
